前工程
成膜
成膜工程（deposition）は「基板上に、絶縁膜・導電膜・半導体膜などの極薄膜を形成する工程」です。半導体製造においては、成膜と研磨などを繰り返すことで、立体的な回路構造や配線層を積み上げるため、半導体の基本工程の１つです。
主な成膜手法
主要な成膜手法には、CVD・PVD・ALD・熱酸化の4種類があり、膜質や構造に合わせて使い分けられます。
- CVD（Chemical Vapor Deposition / 化学気相成長）
原料ガスを熱やプラズマで分解・反応させ、ウェーハ表面に固体薄膜を形成する手法。段差被覆性（ステップカバレッジ）に優れ、絶縁膜（SiO2, Si3N4）や多結晶シリコン膜の形成に広く用いられます。
- PVD（Physical Vapor Deposition / 物理気相成長）
固体材料（ターゲット）を加熱やスパッタリング（プラズマ衝突）などで気化させ、ウェーハ表面に薄膜を堆積させる手法。配線や電極（Al, Cu）、バリアメタル（TiN等）などの金属膜形成に強みがあります。
- ALD（Atomic Layer Deposition / 原子層堆積）
複数種類の原料ガスを交互に供給し、基板表面への吸着反応を利用して原子1層レベルで精密に薄膜を制御・形成する手法。FinFET/GAAや3D NANDなど、最先端の立体構造・極微細化に不可欠です。
- 熱酸化（Thermal Oxidation）
高温炉内でシリコン基板自体を酸素や水蒸気と反応させ、基板表面のシリコンを直接酸化膜（SiO₂）へ変換する手法。他の成膜法と比べて界面欠陥が極めて少ない、最高品質のゲート酸化膜などを形成できます。